Embedded Processor Forum: MIPS-Prozessor mit erweiterbarem Befehlssatz

Prozessorhersteller MIPS folgt bei Embedded-Prozessoren den Ideen des Neulings Tensilica. Gerätebauer können den Prozessorkern des M4K durch zusätzliche Funktionen umkonfigurieren.

Die 32-Bit-CPU ist für das Design von Multiprozessorchips ausgelegt und enthält einen synthetisierbaren Kern. Der Lizenznehmer kann diesem neue Instruktionen hinzufügen, etwa um den Prozessor auf Spezialaufgaben zu trimmen. Um die Chipfläche zu minimieren, verzichtet MIPS auf einen Cache. Stattdessen ist ein eng gekoppeltes Interface zu einem SRAM vorgesehen. So bleibt der CPU-Kern extrem winzig - nur etwa ein Quadratmillimeter bei einem 0,13-Micron-Herstellungsprozess. Die Leistung der CPU befeuert dies jedoch nicht gerade, sie ist mit 405 Dhrystone-Mips bei einer typischen Taktrate von 300 Megahertz eher moderat. Zu einer fünfstufigen Befehlspipeline gesellen sich je nach Designerwunsch 32, 64 oder 96 Register in 32 Bit Breite. Seine Stärken könne der M4K laut MIPS vor allem in einer 4-CPU-Konfiguration in Netzroutern und Switches ausspielen. Der Chip ist code-kompatibel zu den 64-Bit-Prozessoren von MIPS.

Noch weiter bei der Konfigurationsfreiheit geht der Anbieter Tensilica , der sich seit seiner Gründung auf software-definierte Prozessorkerne spezialisiert hat. Die Firma demonstrierte mit dem neuen Xtensa IV Core, wie der Kern der CPU durch Funktionen aus Standardbibliotheken zu einem Video-Codec für Mobiltelefone konfiguriert werden kann, der Videostreams nach MPEG-4 decodiert. Erich Bonnert (gr)